薄膜电路制作工艺

基片材料

Substrate Material

纯度

Purity

正面粗糙度

A Surface

Roughness

背面粗糙度

B Surface

Roughness

介电常数

Dielectric

Constant

导热率

Thermal

Conductivity

损耗因子

Dissipation Factor

(Loss Tangent)

%

µ"

µ"

@1MHz

W/mK

@1MHz

烧结陶瓷(Al₂O₃)

Asfired Alumina (Al₂O₃)

99.6

3

3

9.9±1

26.9

0.0001

抛光陶瓷(Al₂O₃)

Polished Alumina (Al₂O₃)

99.6

1

1 or 12

9.9±1

26.9

0.0001

氮化铝陶瓷(AlN)

Aluminum Nitride (AlN)

98

3

3

8.6

170

0.001

氧化铍陶瓷(BeO)

Beryllium Oxide (BeO)

99.5

3

10

6.5

270

0.0004

蓝宝石(α-Al₂O₃)

Sapphire (A/C plane—Al2O3)

100

1

1

10.0

-

0.00086

石英(SiO₂)

Quartz (SiO₂)

100

1

1

4.4

-

0.000015

金属化体系

Metallization

System

运用环境

Application

贴片方式

component

Attachment Method

膜层厚度

Typical

thickness range

最高工作温度

Max. use

temperature

TiW(Ti)/Pt/Au

只含有导体的标准膜层结构Standard thin film metal system for conductors

Au/Sn共晶，Au/Si共晶，Au/Ge共晶，环氧导电胶粘接Au/Sn，Au/Si，Au/Ge

Eutectic；Epoxy

TaN：25–100Ω /sq

TiW(Ti)：500–800Å

Au：0.5–5µm，

typical = 3µm

425℃

TaN/TiW(Ti)/Au

带有电阻层的标准膜层结构Standard thin film metal system for conductors with resistor layer

380℃

TiW(Ti)/Ni/Au

增加了Pb/Sn的可焊接性Conductor applications that require Pb/Sn soldering

Au/Sn共晶，Au/Si共晶，Au/Ge共晶，Pb/Sn焊接，

环氧导电胶粘接Au/Sn，Au/Si，Au/Ge

Eutectic；Pb/Sn；Epoxy

TaN：25–100Ω /sq

TiW(Ti)：500–800Å

Ni：1000–10000Å

Au：0.5–5µm，

typical = 3µm

350℃

TaN/TiW(Ti)/Ni/Au

增加了Pb/Sn的可焊接性Conductor with resistor layer applications that require Pb/Sn soldering

350℃

TaN/TiW (Ti)/Au/

Cu/Ni/Au

大功率和低损耗应用High current ＆low loss applications

Au/Sn共晶，Au/Si共晶，Au/Ge共晶，Pb/Sn焊接Au/Sn，Au/Si，Au/Ge

Eutectic；Pb/Sn

TaN：25–100Ω /sq

TiW(Ti)：500–800Å

Au：0.2–1µm

Cu：0.5–12µm

Ni：0.5–2µm

Au：0.5-5µm

350℃

项目

参数Specifications

典型值Typical

英制

公制

外形加工

Features

外形加工精度:

Overall circuit size tolerance：

±1mil

±25µm

砂轮切割精度:

Diced features：

±1mil

±25µm

图形距离砂轮划切边缘最小尺寸:

Minimum distance from the diced edge:

1mil

25µm

激光切割精度:

Laser machined features：

±2mil

±50µm

图形距离激光切割边缘最小尺寸:

Minimum distance from the laser machined edge:

2mil

50µm

导带

Conductor

最小线宽:

Minimum line width:

0.8mil

20µm

最小缝隙:

Minimum gap:

0.4mil

10µm

尺寸公差（关键图形）:

Dimensional tolerance on critical areas:

±0.1mil

±2.5µm

尺寸公差（非关键图形）:

Dimensional tolerance on noncritical areas:

±0.2mil

±5µm

导体厚度公差:

Metal thickness tolerance:

±20%

电阻

Resistor

电阻最小尺寸:

Minimum length and width of resistors

2×2mil

50×50µm

阻值公差

Resistor tolerance:

±10%/±5%/±1%

功率容量

Watts density:

≥3.8mW/mil²

≥6W/mm²

孔

Vias

径深比：

*Via hole diameter aspect ratio:

≥0.6

孔径公差：

Via hole diameter tolerance:

±2mil

±50µm

孔距离导体边缘最小尺寸：

Minimum annular ring around metalized cutout:

4mil

100µm

孔-孔之间最小间距：

Minimum via hole spacing：

One diameter

孔内填充 材料：

Filled material：

电镀通孔Hollow plated vias

Au或Cu实心孔Au/Cu solid filled vias

方槽

侧面金属化

Slot

方槽边缘距离图形最小尺寸：

Metallization pullback:

±2mil

±50µm

金属化侧面距离划切边缘最小尺寸：

Metalized edge wrap minimum recess:

4mil

100µm

最小半径:

Minimum radius:

2mil

50µm